Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра ЕОМ Звіт з лабораторної роботи №1 на тему: „ САПР WebPack/ModelSim. Інсталяція, користування. Елементарний VHDL проект” Підготував: ст. гр. СКС-1 Львів 2007 Мета: ознайомитись з САПР WebPack/Modelsim, порядком інсталяції та користування на прикладі елементарного VHDL-проекту. Теоретичні відомості: САПР WebPack є вільним для використання засобом для створення на персональному комп’ютері проектів для програмованих логічних пристроїв фірми Xilinx. WebPack є програмним забезпеченням, що складається з набору інсталяційних модулів, що можуть встановлюватися та використовуватися в різних комбінаціях в залежності від виду робіт, що виконуються з його допомогою. Основні проектні модулі: 1. Модуль опису проекту (Design Entry Module) є основним модулем середовища, що виконує більшість необхідних при проектуванні функцій. Разом з ним необхідним є встановлення як мінімум одного модуля сімейства програмованих логічних пристроїв (CPLD, Virtex чи Spartan). Модуль опису проекту містить: - Навігатор Проекту , що забезпечує зручність процесу проектування; - XST-компілятор, що підтримує проекти на мовах VHDL та Verilog; - ABEL-компілятор з підтримкою мови ABEL-HDL; - схемний графічний редактор для створення графічних зображень HDL-проектів; - он лайн документація; - приклади проектів; - симуляційні бібліотеки VHDL та Verilog; 2. CPLD компонувальник Містить засоби зборки та верифікації проектів на основі CPLD (Програмованих Логічних Пристроїв) 3. Модуль реалізації Spartan Містить засоби створення та верифікації проектів на основі сімейства Spartan 4. Модуль реалізації Virtex Містить засоби створення та верифікації проектів на основі сімейства Virtex. 5. Модуль програмування CPLD Використовується для програмування пристроїв CPLD. 6. Модуль програмування FPGA Використовується для програмування пристроїв FPGA Додаткові модулі: 1. Modelsim XE Simulator – повнофункціональний симулятор HDL-проектів. Використовується сумісно з Модулем опису проекту. 2. StateCAD – модуль, призначений для автоматизації проектування автоматів з кінцевим станом та дозволяє з опису автомату генерувати VHDL та Verilog – код. 3. HDL Bencher – дозволяє генерувати VHDL та Verilog-тестбенчі. 4. ChipViewer – графічний інтерфейс для відображення розміщення контактів та логіки для усіх CPLD, що підтримуються даною версією. 5. CPLD Schematic Capture Libraries –містить символи та макроси, що можуть бути включені до CPLD-проектів. 6. FPGA Schematic Capture Libraries- містить символи та макроси, що можуть бути включені до FPGA-проектів. 7. XPower – інструмент, що дозволяє оцінити параметри живлення та потужності споживання для створеного проекту. Завантажити САПР Xilinx WebPack та Modelsim можна з офіційного сайту фірми Xilinx www.xilinx.com. Безкоштовне використання розповсюджується лише на WebPack. При встановленні Modelsim необхідно отримати безкоштовну студентську ліцензію, на яку накладені обмеження на використання стимулятора виключно з метою освіти. Порядок виконання роботи: 1. Для ознайомлення з основними можливостями САПР Xilinx WEBPACK скористаємося елементарним VHDL-проектом Invertor.vhd, додавши цей файл до нового проекту, стореного в середовищі Xilinx WebPack Project Navigator->File->New Project. У вікні створення нового проекту слід вказати ім’я, тип пристрою(залишаємо без змін) та мову проектування (XST VHDL). Далі у вкладці Project-> Add Copy of Source вибираємо vhd-файл з інвертором та додаємо його як новий VHDL-модуль.
Рисунок 1 – Вікно Xilinx WEBPACK Project Navigator Після цього виконуємо 3 основні етапи проектування: Synthesize, Implement Design та Generate Programming File, клікнувши мишкою послідовно на кожному з відповідних пунктів у вікні Process View. Наступним етапом є симуляція створеного проекту. Для цього у вкладці Project->New Source створюємо файл-тестбенч. Тепер у вікні Pro...